メディア
連載
» 2018年11月09日 10時30分 公開

福田昭のストレージ通信(123) 3D NANDのスケーリング(11):垂直方向に並んだセルトランジスタを一気に作る (2/2)

[福田昭,EE Times Japan]
前のページへ 1|2       

マルチペア薄膜の堆積とHARエッチングによる孔開けが準備段階

 本シリーズの第7回で述べたマルチペア薄膜の形成工程と、第10回で述べたメモリスルーホールの形成工程はいずれも、セルトランジスタのストリングを製造する準備段階に相当する。マルチペア薄膜は、制御ゲート膜と素子分離膜(隣接するセルトランジスタを電気的に分離する膜)である。メモリスルーホールは、セルストリング全てのチャンネルとゲート絶縁膜を一気に形成するために、必要な細長い孔である。

 メモリスルーホールの側壁にはまず、ゲート絶縁膜を形成する。3層構造あるいは2層構造の絶縁膜を細くて深い孔の側壁に、均一に成膜しなければならない。非常に難しい技術である。そしてメモリスルーホールの細くて深い孔を多結晶シリコンによって埋め込む。これも同様に、非常に難しい技術である。いずれも非常に難しい技術なのだが、数多くのセルトランジスタを一気に作れるという、大きなメリットがある。上手く作れさえすれば、スループットを大幅に高められる。

3D NANDフラッシュメモリの断面構造図と、「メモリセルの形成(Cell Formation)」部分(橙色の実線で囲んだ部分、上方は拡大図)。出典:Applied Materials(クリックで拡大)
「メモリセルの形成(Cell Formation)」技術における課題と解決策のまとめ。左の図はセルストリングの一部を拡大したもの。緑色の板が制御ゲート、紫色の円筒がシリコン酸化膜、水色の円筒がシリコン窒化膜(電荷捕獲層)、橙色の円筒が多結晶シリコンのチャンネル、赤色の柱がコアフィラー。出典:Applied Materials(クリックで拡大)

(次回へ続く)

⇒「福田昭のストレージ通信」連載バックナンバー一覧

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.