メディア
コラム
» 2019年06月19日 10時30分 公開

Arteris IP幹部の忠告:SoCインターコネクトの“DIY”はおよしなさい! (2/2)

[Kurt Shuler(Arteris IP),EE Times]
前のページへ 1|2       

DIY=危険

 それでもインターコネクトIPの自社開発に引かれるというなら、一度立ち止まって、NoCインターコネクトの開発には何が必要なのかを考えてみましょう。NoCテクノロジーではパケット化手法を用います。そうすることで配線を減らし、チップ面積を解放し、電力要求を低減します。しかし面積と電力の両方を、またはそのどちらか一方を犠牲にすることなく、パケットが必要なところに必要なタイミングで送られるようNoCを設計することは決して容易なことではありません。これには3人の熟練した専門家が必要です。

 まずは、パケット、チャネル、QoS(Quality Of Service)をつぶさに分析するネットワーキングの専門家。それから、設計と検証に精通し、ゲートレベルで設計できるだけのHDLの知識を持った半導体専門家。あと一人は、インターコネクトのコンフィギュレーションを左右するチップアーキテクトとインターコネクト実装者が効率的かつ(願わくば)楽しく作業できるだけの情報提供と自動化を行えるコンフィギュレーションツールを確保するソフトウェア専門家です。そして何より忘れてはならないことは、インターコネクトIPの品質が肝であるということです。なぜなら、インターコネクト内のバグが原因でプロジェクトが遅れたり、最悪の場合は失敗に終わったりするからです。これはすなわち、効果的な品質プロセスと実行がインターコネクトIPを作成する上での鍵となることを意味しています。

 現実には、NoCの開発には30〜50人のエンジニアが必要であり、おそらくこの規模のチームであれば上記3つの主要分野のうち弱い分野が1つはあるでしょう。開発期間を気にする必要がないなら、いずれはすべてを網羅できるかもしれませんが。また、内部インターコネクトチームは広範かつ長期のソリューションではなく特定のSoCプロジェクトに向けたカスタムインターコネクトの開発を強いられるためリソース不足に陥ることが多く、資金調達も主な制約事項の一つとなります。今日のチップ市場の変化のスピードは、設計者が適応できる範囲を超えています。1つのNoCが完成するやいなや新しい要求事項が出現し、性能、帯域幅、キャッシュコヒーレンス、アービトレーション、レイテンシー、QoC、電力管理、セキュリティに関する新たな目標に向けてまたイチからやり直さなくてはなりません。内部インターコネクトチームがそうした要求事項に適合したチップを開発するのに要する時間を考えれば、それが自社の足かせになることは避けられません。

 設計チームが疲労困憊し、インターコネクトIPライセンス取得モデルに切り替えることを決意するころには、彼らのチップの市場機会はすでに消え失せているかもしれません。これはまさしく食うか食われるかのビジネスなのです。内部チームが最も恐れていることは、もし会社がIPライセンスの取得を選択すれば自分たちの仕事はどうなってしまうのかということです。

 この答えの一例をArteris IPの顧客企業の中に見いだすことができます。Arteris IPと提携するまで、このチップメーカーは年に4種類のSoCしか開発していませんでした。内部バスグループによるインターコネクトインスタンス内の変更点を自社開発のインターコネクトIPを使って実装するのにその都度1カ月以上を要していたからです。それが市販のインターコネクトIPを採用した途端に、このメーカーは年に20種類以上のチップを生産できるようになり、結果として経済的余裕が生まれたことから市場セグメントに合った秀逸なチップを出荷できるようになりました。市場に受け入れられやすい価格でありながら、十分な収益を上げられるようになったのです。私が一番興味深いと思ったのは、内部チームが10年間ずっと自社のためだけに「最適化された」インターコネクトを作ってきたにもかかわらず、市販の最新IPソリューションはあらゆる面で彼らのインターコネクトに勝っており、最終的には自社開発インターコネクトに比べてチップ当たり平均3mm2のダイ面積を節約できたことです。この節約はチップ当たり約30米セントに相当し、全体では何百万米ドルもの節約になります。

 今日の新興テクノロジー市場における急速な技術進歩により、商用NoCインターコネクトIPはますます重要な役割を担うようになってきています。このことは、最も成長著しい2つの市場 ――自動車とマシンラーニング/AI―― ではとりわけ顕著です。自動車の場合、機能安全規格「ISO26262」に適合できるかどうかは、チップを流れるすべてのデータトラフィックを「見て」、システムの安全性に影響を及ぼすほどの障害になる前に誤りを検出し、時には訂正できることさえあるオンチップインターコネクトにかかっています。また、ML/AIチップおよび、サブシステム市場における「目下の話題」と言えばニューラルネットワークアルゴリズムと、これらのアルゴリズムの数学的演算をハードウェアで加速させるには設計チームがどのようにカスタムプロセッシングエレメントを作ればいいのかということです。しかし本当の問題はその後です。どうすればチップにデータを「供給」し続けられるのでしょう? もしあなたが「データフロー」と答えたなら、正解です。そしてオンチップインターコネクトは、AI/MLプロセッシングエレメント、メモリ、ペリフェラル間のデータフローの最適化を受け持つ最も重要なIPなのです。

 自動車用SoC市場とAI/ML用SoC市場における変化が、オンチップインターコネクトの技術革新の重要性をこれまでにないほど高めていると同時にそのスピードを加速させています。その変化のペースは、独立系チップメーカーが追いついて世界クラスになることを期待するには速すぎます。幸い、インターコネクトIPテクノロジーという名のアートに日々没頭している信頼できるスペシャリストたちがいます。そうしたエキスパートから最先端オンチップインターコネクトIPのライセンスを取得することが、この加速し続ける革新から恩恵を受けるための最善の方法であると言えるでしょう。

著者紹介

Kurt Shuler/Arteris IP マーケティング部門バイスプレジデント

 Kurt ShulerはArteris IPのマーケティング部門バイスプレジデントであり、IntelおよびTexas Instrumentsのモバイル/コンシューマ/エンタープライズ各部門においてIP、半導体、ソフトウェアの豊富なマーケティング経験を積んできた実績があります。ISO 26262/TC22/SC3/WG16作業グループの米技術諮問委員会(TAG)メンバーとして、半導体および半導体IPの安全規格策定に尽力しています。


前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.