メディア
CEATEC 2019 特集
ニュース
» 2019年10月29日 14時30分 公開

CEATEC 2019:10mWでジェスチャー検出、超小型FPGAを使うエッジAI

Lattice Semiconductor(以下、Lattice)は「CEATEC 2019」(2019年10月15〜18日、幕張メッセ)で、エッジ端末において低消費電力で推論する技術のデモを展示した。

[村尾麻悠子,EE Times]

 Lattice Semiconductor(以下、Lattice)は「CEATEC 2019」(2019年10月15〜18日、幕張メッセ)で、エッジ端末において低消費電力で推論する技術のデモを展示した。

 まずは、Latticeの超小型FPGAである「iCE40 UltraPlus」と赤外線センサーを使ったハンドジェスチャー検出のデモを紹介する。赤外線センサーで手の形を大まかに判断し、そこからグー・チョキ・パーを判断するもので、消費電力は10mW以下だという。Latticeの説明担当者は、「『iCE40クラスの超小型FPGAには、推論アルゴリズムを実装できないと思っていた』と驚かれることが多い」と話す。「このレベルの低消費電力かつ小型だと、できる処理量は限られるが、それでもいいと割り切ればここまでできるということを示したかった」(同氏)

小型のFPGA「iCE40 UltraPlus」と赤外線センサーを搭載したデモ用のボード。指の大きさと比べると、かなり小型なのが分かるが、グー・チョキ・パーの判断はしっかりできていた(クリックで拡大)

 さらに、「Lattice sensAIスタック」を用いて開発した心電図異常検知システムのデモも行った。Lattice sensAIスタックは、iCE40 UltraPlusなどを搭載したレファレンスボードと、CNN(畳み込みニューラルネットワーク)アクセラレーターのIP(Intellectual Property)コア、ニューラルネットワークコンパイラ、顔検出やハンドジェスチャー検出といったレファレンスデザインで構成されている。

 心電図異常検知システムのデモは、Lattice sensAIの認定パートナー企業であるポコアポコネットワークスが開発したものだ。一般公開されている心電図の医療波形データで学習させ、16ビットの量子化CNNにより波形異常を検知している。

左=心電図異常検出のデモの内容/中央=デモの様子/右=異常検知のアルゴリズムを実装したFPGAを搭載したレファレンスボード。こちらも小型だ(クリックで拡大)

 iCE40 UltraPlusを2個使用し、クラウドを使わない顔認証のデモも展示した。FPGAを2個使い、規模が少し大きいニューラルネットワークを使えるようにしている。顔の特徴点を128カ所見つけ出して、顔認証を行う。「クラウドが不要なので、コストを抑えられる上に、ネットワーク接続の異常といった不具合も避けることができる」(Lattice)

クラウドを使わない顔認証システムの概要(左)とレファレンスボード(クリックで拡大)

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.