メディア

早くもTSMCの代表的なプロセスに? 7nm技術採用チップも順調に拡大(2/2 ページ)

» 2020年01月27日 12時15分 公開
[Illumi HuangEE Times]
前のページへ 1|2       

N7プロセスの2つの種類

 TSMCのN7プロセスには実際は、低消費電力高密度(HD)と高性能(HP)に対応した2つがある。上記で言及しているのは、N7 HDプロセスについてである。これら2つの異なるセルソリューションは、フィンピッチはともに30nmだが、ゲートピッチは前者が57nmで、後者が64nmである。

出典:WikiChip(クリックで拡大)

 標準セルに関しては、これら2つのソリューションのセルの高さは240nm(6トラック、より一般的に言えば6T)と300nm(7.5T)である。HPは10フィンで、HDは8フィンである。HP高性能セルは、リーク電流が少し高いが、10〜13%高い実効駆動電流(Ieff)を実現している。

 HPとHDでは、トランジスタ密度も異なる。HD低消費電力N7のトランジスタ密度は91.2MTr/mm2(「MTr/mm2」は、1mm2当たり100万個のトランジスタが集積されているという意味)で、HP N7では65MTr/mm2である。

 これらの数値が分からない場合は、特定のIP(Intellectual Property)または製品と比較することで大まかな数字把握できる。Qualcommは2019年の「VLSIシンポジウム」で、「N7プロセスによって、『Snapdragon 855』はロジック回路とSRAM領域、それらを含めたチップ領域を(Samsung Electronicsの10nmプロセスを適用した前世代の『Snapdragon 845』と比べて)30〜35%縮小した」と述べていた。

Qualcommのチップにおけるチップエリアの縮小例(クリックで拡大)

 N7は、TSMCにとって最初の7nmプロセスである。TSMCは既に7nmの第2世代となるN7Pを発表している。N7PはN7をグレードアップしたもので、N7同様、ArF液浸リソグラフィを使用しており、IPはN7と完全な互換性を確保している。

 Appleの「iPhone 11」シリーズに搭載されている「A13」は、N7Pプロセスを採用している。2020年に量産される予定のQualcomm「Snapdragon 865」も同プロセスで製造される。

EUVも導入

 N7+とN7Pは異なる。N7+では、複数の主要なレイヤーにEUV(極端紫外線)リソグラフィを用いている。2019年第2四半期に量産が開始されている。TSMCによれば、N7+は、N7Pに比べてトランジスタ密度が1.2倍になるという。消費電力が同じ場合、処理性能はN7+は10%向上し、処理性能が同じ場合は、N7+の消費電力は15%減になるとしている。つまり、N7+はN7Pよりも高性能だということだ。TSMCは、N7+の歩留まりは基本的にN7と同等レベルだという。

Huaweiの「Kirin 990 5G」では、EUVを採用した7nmプロセスを採用している 出典:Huawei(クリックで拡大)

【翻訳:青山麻由子、滝本麻貴、編集:EE Times Japan】

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.