ビアスイッチでプログラムするFPGAチップを開発：実装密度を従来の12倍に向上

AI処理に適したFPGAアーキテクチャも開発

　大阪大学大学院情報科学研究科の橋本昌宜教授らによる研究グループは2020年2月、配線層内に設けたビアスイッチで論理機能をプログラムする「ビアスイッチFPGAチップ」を開発したと発表した。また、AI（人工知能）処理に適したFPGAアーキテクチャも開発した。

　一般的なFPGAは、プログラム素子にSRAMや不揮発性メモリを用いている。機器に実装した後でも、現場でこれらのデータを書き換え、回路を再構成することで機能を変更することができる。

　これに対し、最小線幅65nmのCMOSプロセスを用いて試作したFPGAは、新たに開発した「ビアスイッチ」と呼ぶ不揮発性スイッチデバイスを用いている。ビアスイッチは、配線層内に設けた不揮発スイッチ（原子スイッチ）とプログラム用の選択デバイス（バリスター）で構成されている。

開発したビアスイッチFPGAと従来型FPGAの実装密度比較および、配線断面写真 出典：大阪大学他

　原子スイッチは、スイッチ機能と不揮発メモリ機能を合わせ持つ。金属原子が固体電解質内を移動してスイッチするため、「低抵抗で低入力容量」という特長がある。バリスターは、ビアスイッチアレイの中で、選択したビアスイッチのみをプログラムするために用いる。「抵抗が低電圧印加の時に高く、高電圧印加の時に低い」という特長がある。

　ビアスイッチを用いたFPGAは、トランジスタでプログラム機能を実現していた従来のFPGAに比べ、実装密度を12倍向上できることを実証した。これにより、チップ面積が小さくなり、製造コストを大幅に削減できる可能性があるという。あるいはプログラム用途に向けていたトランジスタを、全て演算処理に活用することでチップ性能を向上できるとみている。

　研究グループは、AI処理を効率良く実行するFPGAアーキテクチャも開発した。その性能を予測したところ、従来の一般的なFPGAに比べ、エネルギー効率が5倍も向上することが分かった。7nmのCMOSプロセスでFPGAを製造すると、11倍のエネルギー効率を達成できるという。