メディア
ニュース
» 2020年03月11日 09時30分 公開

Xilinxの「ACAP」第3弾、FPGA22個分のロジック集積度多数のネットワークIPを統合(2/2 ページ)

[村尾麻悠子,EE Times Japan]
前のページへ 1|2       

適応型エンジンでハードの差異化を

 ACAPで唯一、プログラマブルな部分である適応型エンジンでは、ハードウェアの差異化に使うことができる。ここのロジックを再構成することで、新しい光ネットワーク規格やプロトコルに対応したり、ネットワーク異常を検知するための機械学習のアルゴリズムを実装したりすることも可能だ。特に、ネットワーク異常検知に優れたアルゴリズムであるランダムフォレストIPは、もともとXilinxの16nm Virtex UltraScale+に実装されていることもあり、Versal Premiumでも使うことができる。

 データセンターの中でも特に重要とされるのが、データセンター間を相互に接続するDCI(データセンターインターコネクト)のスループットだが、Versal Premiumは、800Gbpsのスループットを100W以下で実現できるとThompson氏は主張する。旧世代のFPGA(16nmのVirtex UltraScale+)と比較して、半分のラックスペースで同じ帯域幅を実現できるようになる。

帯域幅密度は、Virtex UltraScale+に比べて2倍だ 出典:Xilinx(クリックで拡大)

 Versal Premiumは、オンチップメモリの帯域幅を高めたことで、演算処理能力も強化。画像分類や物体検知、異常検知といったディープラーニングアプリケーションで、GPU/CPUよりも高速な推論を実現している。

GPUやCPUに比べて高速に推論を実行できる 出典:Xilinx(クリックで拡大)

 Versal Premiumは、ロジック数やネットワークIPコアの数が異なる7品種をそろえる。2020年後半にツールの提供を開始し、2021年前半にチップの出荷を開始する予定だ。

Versal Premiumのラインアップ 出典:Xilinx(クリックで拡大)
前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.