メディア
連載
» 2021年01月15日 09時30分 公開

異種デバイスの融合を実現する3次元集積化技術福田昭のデバイス通信(296) Intelが語るオンチップの多層配線技術(17)(2/2 ページ)

[福田昭,EE Times Japan]
前のページへ 1|2       

5μm以下のピッチを目指せるハイブリッド接合

 はんだ接合とハイブリッド接合の工程を見てみよう。はんだ接合では、表面に飛び出したCu電極の上に、はんだ(Solder)のバンプを形成する。それからはんだバンプ同士を対向接触させ、はんだの加熱溶融と再固化によって電気的な接続と機械的な接続の両方を実現する。最後に、残った空間に樹脂(アンダーフィル)を充填して完成である。

はんだ接合(左)とハイブリッド接合(中央)の工程。出典:Intel(クリックで拡大)

 ハイブリッド接合では、はんだバンプは使わない。表面はCu電極と絶縁膜で構成する。Cu電極の表面は食器の皿のようにくぼんでいる。くぼみの深さは20nm以内である。絶縁膜表面はほんのわずかだけ、削る。削る深さは0.5nm以内と非常に浅い。

 このような前処理を施したシリコンのCu電極側表面同士を対向接触させる。すると絶縁膜同士が接続される。対向するCu電極間にはわずかな隙間が残る。次にシリコン同士を圧着したまま加熱処理すると、対向するCu電極が膨張して接触し、相互拡散によって接合を形成する。

次回に続く

⇒「福田昭のデバイス通信」連載バックナンバー一覧

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.