東工大ら、全結合型アニーリングプロセッサ開発：組み合わせ最適化問題を高速に解く

SAとSCAの比較 出典：東京工業大学他

　SCAを用いて疑似スピン値を並列更新する方法はこうだ。更新したい疑似スピンにかかる相互作用係数をメモリに記憶させる。このメモリから並列に相互作用係数を読み出し、メモリに付随したロジック回路で並列演算する。研究チームが「STATICA」（Stochastic Cellular Automata Annealer）と呼ぶ、このニアメモリ型アーキテクチャにより、SCAの計算を効率よく実行することができた。

STATICAアーキテクチャ 出典：東京工業大学他

　研究チームは、開発したアーキテクチャをベースに、512疑似スピンの並列更新ができるように構成した、全結合型アニーリングプロセッサ「STATICA」を開発した。TSMCの65nmプロセスを用いて試作したチップは、外形寸法が3×4mmで、消費電力は約600mWである。

アニーリングプロセッサ「STATICA」のチップ写真 出典：東京工業大学他

　研究チームは、試作したプロセッサと既存技術を用いた全並列型アニーリングマシンとの性能比較を行った。この結果、STATICAはアニーリング速度が少なくても数倍、エネルギー効率は2桁以上も優れていることが分かった。

STATICAと既存の全並列型アニーリングマシンの性能比較 出典：東京工業大学他

　研究チームによれば、STATICAは疑似スピン数をスケーラブルに拡大しても対応できるアーキテクチャであり、より大規模な疑似スピンシステムでも並列更新を実現できるという。ディープラーニングなど知識情報処理システムとの統合により、開発したチップの早期の実用化を目指す考えである。