キャッシュの基本動作：福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待（7）（1/3 ページ）

1次キャッシュと2次キャッシュ、外部メモリの動作を見る

　国際会議「IEDM」のショートコースで英国ARM Reserch社のエンジニアRob Aitken氏が、「System Requirements for Memories（システムがメモリに要望する事柄）」と題して講演した内容を紹介するシリーズの第5回である。

　前回は、キャッシュメモリ（キャッシュ）の基礎に関する講演部分をご報告した。今回は、キャッシュの動作に関する講演の概要をご紹介する。

　本シリーズの第3回で説明したように、キャッシュは複数のメモリ階層で構成されていることが多い。ここでは1次キャッシュ（命令キャッシュとデータキャッシュ）、2次キャッシュ（命令とデータを区別しないキャッシュ）、外部メモリ（CPUチップに外付するメモリ）の3つの階層によるメモリサブシステムを考える。記憶容量は1次キャッシュが最も小さく、次に2次キャッシュ（1次キャッシュの総容量よりも大きい）、最大が外部メモリとする。また複雑さを避けるために、CPUコアの数は1個（シングルコア）とする。

　CPUがロード命令を出したと仮定しよう。アドレス[r1]のデータをレジスタr0に読み込む命令である。ここで、メモリ・アクセスに関して3通りのシナリオが考えられる。

（1）1次データキャッシュに対応するデータが存在する（1次データキャッシュにヒット）：データキャッシュからデータを読み込み、CPUに戻す

（2）1次データキャッシュには対応データが存在せず、2次キャッシュに存在する（1次データキャッシュはミス、2次キャッシュはヒット）：2次キャッシュのデータを読み込んでCPUに戻すとともに、1次データキャッシュにコピーする。1次データキャッシュのラインが全て埋まっていたときは、コピー前にどれかのラインからデータを追い出し、空きラインを作っておく

（3）1次キャッシュと2次キャッシュの両方ともに、対応するデータが存在しない（1次データキャッシュと2次キャッシュともにミス）：外部メモリからデータを読み込み、CPUに戻すとともに、1次データキャッシュと2次キャッシュにデータをコピーする。このときもコピーの前に1次および2次キャッシュのラインに空きラインを作っておく

1次キャッシュと2次キャッシュ、外部メモリの存在するメモリサブシステムで、データを読み込むときの動作シナリオ（クリックで拡大） 出典：ARM