連載
» 2017年04月26日 11時30分 UPDATE

福田昭のデバイス通信(106) TSMCが解説する最先端パッケージング技術(5):TSMCの高性能・高密度パッケージング技術「CoWoS」(前編) (1/2)

今回から前後編に分けて「CoWoS(Chip on Wafer on Substrate)」を解説する。CoWoSの最大の特長はシリコンインターポーザを導入したことだが、では、なぜシリコンインターポーザが優れているのだろうか。シリコンインターポーザに至るまでの課題と併せて説明する。

[福田昭,EE Times Japan]

シリコンインターポーザを必要としたHPC向けパッケージ

 2016年12月に開催された国際学会IEDMのショートコース講演(技術解説講演)から、「システム集積化に向けた最先端パッケージング技術(Advanced Packaging Technologies for System Integration)」と題する講演の概要をシリーズでご紹介している。講演者はシリコンファウンダリ最大手のTSMCでシニアディレクターを務めるDouglas Yu氏である。なお講演内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、Yu氏の講演内容を筆者が適宜、補足している。あらかじめご了承されたい。

 前回は、2012年から2016年までの高性能コンピューティング(HPC:High Performance Computing)向け高密度パッケージング技術の進展を要約して説明した。2012年にTSMCが開発したパッケージング技術「CoWoS(Chip on Wafer on Substrate)」は、2016年に至るまでずっと、主流であり続けた。ロジックダイとロジックダイを高密度に並べたり、ロジックダイとDRAMモジュール「HBM(High Bandwidth Memory)」を高密度に並べたりする最先端パッケージは、CoWoS技術のキーパーツであるシリコンインターポーザを必要とし続けた。

高性能コンピューティング(HPC)向け高密度パッケージング技術に関するまとめ 出典:TSMC(クリックで拡大)

プリント基板実装では高周波・高速信号の伝送が難しい

 HPC向けの高密度パッケージング技術「CoWoS」が主流であり続けたのは、この技術が優れていたことの証明でもある。そこであらためて、CoWoS技術の概要を説明したい。

 CoWoS技術の本質は、シリコンダイを近接して並べることで、プリント基板における占有面積を減らすこと、言い換えると半導体チップの実装密度を高めることにある。従来は、半導体デバイスはシリコンダイを樹脂封止した状態で、プリント基板に個別に実装するのが普通だった。隣接する半導体チップ(シリコンダイ)の間隔は短くても、20mmくらいの長さがあった。実配線長はさらに長くなる。50mm前後の長さは珍しくない。

 20mm(2cm)〜50mm(5cm)くらいの長さは、プリント基板の配線を伝わる信号の周波数が低いとき(およびデータ転送速度が低いとき)にはまったく問題にならなかった。しかし信号の周波数が1GHz(あるいは1Gビット/秒)を超えるようになると、配線の寄生素子(配線の抵抗や容量、インダクタンス)が信号の波形をひずませることや、配線に電流を流すためのドライバ素子(出力バッファ)による消費電力の増加などが無視できなくなった。

 高周波・高速の信号を高品質に伝送しながら、消費電力を抑えるためには、配線長を短くしたい。この最も単純で効果的な手段は、隣接するシリコンダイの距離を縮めることである。そのためにはまず、樹脂封止をせずにシリコンダイのままでプリント基板に実装したい。さらに、シリコンダイ間の距離は数mm以下に縮めたい。

       1|2 次のページへ

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.