ニュース
» 2017年04月26日 09時30分 UPDATE

半導体素子の電極に応用可能:基材や形状を選ばない非真空ドライめっき技術

ベンチャー企業のFLOSFIAは、京都大学が開発した薄膜形成技術「ミストCVD法」を発展させ、基材の種類や形状に関係なく金属薄膜を成膜できる非真空ドライめっき技術「ミストドライ めっき法」を開発した。10μm以下の表面形状にも成膜可能で、半導体素子などの電極への応用が見込まれる。

[辻村祐揮,EE Times Japan]

基材の種類や形状を選ばない

 京都大学発のベンチャー企業であるFLOSFIAが2017年4月24日、基材の種類や形状に関係なくさまざまな金属薄膜を成膜できる非真空ドライめっき技術「ミストドライ めっき法」を開発したと発表した。10μm以下の表面形状への成膜が可能なことから、半導体素子や電子部品、MEMSなどの電極への応用が期待できる。

4インチウエハー上金成膜 出典:FLOSFIA

 ミストドライ めっき法は、京都大学が開発した薄膜形成技術「ミストCVD法」を発展させたものだ。真空装置が不要のため、低コスト低エネルギーでの活用が可能。また、シアン化合物などの環境汚染物質を使用せず、廃液処理も必要ないので、従来の湿式メッキ技術と違って環境に優しい。

 この手法で作成できる薄膜は、金、銅、ニッケル、ロジウムなどの金属単体にとどまらない。金-ニッケルなどの合金の他、多元合金にも及ぶ。また、サファイア基板などの結晶性基板、ステンレス板やアルミ板などの金属板、電気の流れない基材など、成膜できる基材の種類も幅広い。ポリイミドフィルム上へのロジウム成膜も実現できる。

フィルムへのロジウム成膜 出典:FLOSFIA

 基材の種類を問わないだけでなく、複雑な形状の基材への成膜も可能。例えば、幅2μm深さ1μmの微小な溝がある凹凸表面に、被覆性よく金の薄膜を成膜することに成功している。また、直径200nm程度のSiO2粉末上に均一な金の薄膜を成膜した実績がある。

ナノ粉末上への金成膜 出典:FLOSFIA

 このように、従来の湿式メッキでは不可能な10μm以下の表面形状へも金属成膜できるため、半導体素子や電子部品、MEMSなどの電極への応用が見込まれる。例えば、MEMS基板の微細ビアの導通や、溝を埋める電極形成の他、IoT向け極小センサーの電極への追従性に優れた薄膜の形成などに活用できる。

 FLOSFIAは今後、ミストドライ めっき法のテスト成膜と共同開発を開始する。また、同手法で作成した各種材料の製造販売を2019年に開始する予定としている。

【お詫びと訂正】掲載当初「10nm以下の表面形状」との記述がありましたが「10μm以下の表面形状」の誤りでした。お詫びして訂正致します。(編集部)

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.