シリコンインターポーザを導入した高性能パッケージの製品例：福田昭のデバイス通信（108） TSMCが解説する最先端パッケージング技術（7）（1/2 ページ）

2012年から始まったシリコンインターポーザ技術の製品化

　2016年12月に開催された国際学会IEDMのショートコース講演（技術解説講演）から、「システム集積化に向けた最先端パッケージング技術（Advanced Packaging Technologies for System Integration）」と題する講演の概要をシリーズでご紹介している。講演者はシリコンファウンドリー最大手のTSMCでシニアディレクターを務めるDouglas Yu氏である。なお講演内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、Yu氏の講演内容を筆者が適宜、補足している。あらかじめご了承されたい。

　前回は、TSMCが開発した高性能・高密度パッケージング技術「CoWoS（Chip on Wafer on Substrate）」の構造と製造工程を説明した。今回は、CoWoS技術を含めた、シリコンインターポーザ技術のパッケージを製品化した事例をご報告する。

　製品化の時期はおおむね、2つに分かれている。2012年の第1期と、2015年〜2016年の第2期である。

ロジックダイの分割搭載と、ロジックとメモリ混載にCoWoSを適用

　2012年の第1期では、FPGAの大手ベンダーであるXilinxとAltera^＊）がそれぞれ、ハイエンドの製品シリーズ向けにTSMCのCoWoS技術を採用した。

＊）旧Alteraの製品は、Intelが2015年12月にAlteraを買収したことにより、現在は「Intel FPGA」ブランドとして販売されている。

　Xilinxは28nm世代のFPGA「Virtex-7」シリーズの「2000T」に、4枚の同一サイズのFPGAロジックダイをシリコンインターポーザに近接して搭載したパッケージを導入した（関連記事：「ザイリンクス、28nm世代の次期FPGAで3次元パッケージを採用」）。同社は「Virtex-7」シリーズの「7 VH580T」にも、大きなロジックダイ（FPGA）を2枚と小さなロジックダイ（トランシーバー）を1枚、シリコンインターポーザに近接して搭載したパッケージを導入している。Alteraは、FPGAシリコンダイとSRAMシリコンダイをシリコンインターポーザに搭載した（関連記事：「“シリコンコンバージェンス”へ、3次元FPGAの取り組みをAlteraが説明」）。

　XilinxとAlteraの違いは、Xilinxがワンチップには収容困難なほど大規模なFPGAロジックを複数のシリコンダイに分割していることに対し、Alteraはロジックとメモリという異なる種類のシリコンダイを集積していることにある。下記にも示したが、本シリーズの第2回で説明した図面の1番がXilinxの事例、3番がAlteraの事例に対応していることが分かる。

複数の半導体チップを1個のパッケージに集積化する3つの事例。第2回「3次元集積化（3D IC）の理想と現実」で掲載した図版 出典：TSMC（クリックで拡大）

シリコンインターポーザ技術のパッケージを製品に採用した事例（第1期）。いずれもTSMCのCoWoS技術による 出典：TSMC（クリックで拡大）