「3D XPointメモリ」開発のオープン・モードとステルス・モード：福田昭のストレージ通信（148） 半導体メモリの技術動向を総ざらい（9）（2/2 ページ）

「3D XPointメモリ」の性能を推定する

　2009年12月に国際学会IEDMで試作発表されたクロスポイントメモリの内容と、2015年7月以降に「3D XPointメモリ」について明らかになった内容から、Webb氏は「3D XPointメモリ」の性能を以下のように推定してみせた。

「3D XPointメモリ」の性能モデル（推定値）。出典：MKW Venture Consulting, LLC（クリックで拡大）

　公称の記憶容量は128Gビットである。ただし冗長ビット（予備のメモリセルアレイ）を備えている可能性が非常に高い。冗長ビットの割合は10％以上だと、Webb氏は見積もった。読み出し動作の遅延時間（レイテンシ）は約125ナノ秒であり、書き込み動作の遅延時間は読み出しよりも長い。書き換えサイクル寿命は約20万サイクルで、書き換えサイクルを延ばすための要素技術がいくつか、組み込まれているとする。書き換えの単位はバイト単位である。

　高速で動作し、書き換え寿命の長いメモリではあるものの、DRAMとNANDフラッシュメモリのいずれも、「3D XPointメモリ」によって置き換えることは難しい。DRAMに比べると低速であることと、読み書き回数に制限があることが、DRAMの置き換えを妨げる。そしてNANDフラッシュメモリに比べると記憶容量当たりの製造コストが高いことが、NANDフラッシュメモリの置き換えを困難にする。

　またIntelとMicronは「第2世代」の3D XPointメモリを開発中であり、2019年～2020年には発表されるもようだ。第2世代では、記憶容量当たりのコストを30％前後、低くするとされる。

（次回に続く）

⇒「福田昭のストレージ通信」連載バックナンバー一覧