EUVリソグラフィを補完する自己組織化リソグラフィ：福田昭のデバイス通信（293） Intelが語るオンチップの多層配線技術（14）（1/2 ページ）

自己組織化とEUVの組み合わせが最適なソリューションと主張

　半導体のデバイス技術と回路技術に関する国際学会「VLSIシンポジウム」では、「ショートコース（Short Course）」と呼ぶ技術講座を開催してきた。2020年6月に開催されたVLSIシンポジウムのショートコースは、3つの共通テーマによる1日がかりの技術講座が設けられていた。その中で「SC1：Future of Scaling for Logic and Memory（ロジックとメモリのスケーリングの将来）」を共通テーマとする講演、「On-Die Interconnect Challenges and Opportunities for Future Technology Nodes（将来の技術ノードに向けたオンダイ相互接続の課題と機会）」が非常に興味深かった。そこで講演の概要を本コラムの第280回からシリーズでお届けしている。講演者はIntelのMauro J. Kobrinsky氏である。

　なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

　本シリーズの前々回（第12回）から、ArF液浸技術やEUV技術などの露光技術の微細化限界を超える、あるいはこれらの露光技術を延命させる次世代のリソグラフィ技術「自己組織化リソグラフィ（DSAリソグラフィ）」の講演部分を紹介している。

　前回では、自己組織化リソグラフィ（DSAリソグラフィ）による微細なパターンの形成プロセスと、微細パターンの試作例をご報告した。今回は、DSAリソグラフィがEUV（極端紫外線）リソグラフィの弱点を補完する技術であることを説明する。講演では、DSAリソグラフィがEUVリソグラフィを補完することで、EUVリソグラフィの性能を最大化できると主張していた。

DSAリソグラフィ（自己組織化リソグラフィ）がEUVリソグラフィを補完することで、EUVリソグラフィの性能を最大化する。出典：Intel（クリックで拡大）

　その理由は、配線パターンのばらつきを減らせることにある。DSAリソグラフィは同じ分子長の共重合高分子材料を使うので、自己集合によって立体的な構造を形成したときに、原理的には幅のばらつきがない。従って最先端の光リソグラフィやEUVリソグラフィなどでは大きな障害となる、配線幅のばらつき（LWR：Line Width Roughness）および配線端部の凹凸（LER：Line Edge Roughness）の問題がDSAリソグラフィでは理論的には生じない。

DSAリソグラフィと光リソグラフィで30nmピッチの平行配線パターンを形成したときの、パターン形状の比較。DSAリソグラフィはパターン形状のばらつきが小さい。出典：Intel（クリックで拡大）